4900b42

Put important checks back.

Interlace LOF change update, scandoubler mode last line blanking

Do not use direct access when ECS 0.5M+0.5M config and bitplane pointer points to upper 0.5M chip.

Don't store color/blanking changes if chipset mode is not active.

Reset D3D11 resize request if there is nothing to do (for example if GUI open caused fullscreen to windowed change)

Blitter C-channel modulo addition was incorrectly enabled in line mode with C channel disabled.

4900b41

Clear all internal bitplane/sprite buffers at reset.

Bitplane shifter update, new undocumented active bitplane count/bplcon1 feature support.

Fix SCCAN2 sprite with zero X-coordinate

4900b40

Programmed mode tweaks.

Pending blitter final D write does not happen if D is disabled, line mode is enabled or new blit starts.

Don't accept new ethernet frames when A2065 is getting closed.

4900b39

Do direct harddrive mount after hotswap due to Windows drive letter change only if Lock option is ticked or controller is not UAE.

Scandoubler fix, attempt 2

Scandoubler fix, BPL1DAT copper write fix, interrupt delay adjustment.

UAE boot ROM restructuring, shell exec improvements.

D3D11 HDR

Support for old vertical size screenshots (without chipset-dependant possible extra line)

Reinitialize already selected floppybridge devices when floppybridge UI is closed.

Disassembler BT -> BRA fix also modified other cc type instructions.

Blitter line mode state changes should update global state.

4M+ Z2 RAM + enabled PCMCIA prevented memory safety barrier.

Executable as ADF mounting FFS and HD support

4900b38

Floppybridge quickstart panel support

Custom chipset WIP updates.

Shell command execution wip

Screenshot height update

Floppybridge fix

b33 audio period update fix.

FloppyBridge fixes.

4900b37

Do not allow opposite directions at the same time if normal remap.

FloppyBridge updates.

FloppyBridge updates.

Copper DMA debugger events fixed.

Blitter cycle-exact changes.

Box art image handling update

floppybridge integration

4900b36

Fix "box art" window filehandle leak.

Direct3D 9 mode warp mode was slow

Use global interrupt delay enable variable in custom chipset emulation.

Yet another 68000 IPL timing update.

Fix mid horizontal HAM+resolution change glitch.

If event buffer becomes fill, execute next event immediately instead of dropping newest event.

Another 68000 IPL poll timing update.

Lores resolution mode HDIW fix.

uae_s32/uae_u32 type change update #2

uae_s32/uae_u32 type change update

4900b35

Fix GUI GDI leak

RESET special case

uae_s32/uae_u32 type change

Disassembler BT->BRA fix

68000 IPL timing update

4900b34

Pixel64 RTG board (partial emulation)

Fix Picasso96 full screen clear.

Custom chipset WIP updates.

4900b33

Custom chipset WIP updates.

4900b32

Clear cycle breakpoint state after hit

ECS 0.5/0.5 config mirror reconfiguration fix

NVRAM write wraparound fix.

Fix CIA/CPU timing

Custom chipset WIP updates.

4900b31

Custom chipset WIP updates.

Log reason if read-write HD open fails, before falling back to read-only.

PCem v17 merge

Unfinished UAESND AHI driver added.

4900b30

Custom chipset WIP updates.

A590/A2091 v4.4 ROM

Custom chipset WIP updates.

CIA B-data/direction was not reset.

Force restart if quickstart model or expansions are changed on the fly.

Prevent crash if Gayle IDE was not initialized for some unexpected reason.

4900b29

Custom chipset WIP updates.

Add support for SIOCIFCONF and more.

Include extra byte at the end of buffer, unaligned template can cause extra access.

4900b28

Add return address to RTS/RTD/RTR/RTE disassembly.

Custom chipset WIP updates.

FIx NIC array overflow and increased size.

4900b27

Custom chipset WIP updates.

Custom chipset WIP updates.

Do not set custom limits twice.

50Hz-54Hz = 50Hz height, 55Hz-60Hz = 60Hz height

Custom chipset WIP updates.

4900b26

Custom chipset WIP updates.