Fix DBcc in non-ce mode. MOVES non-MMU wrong output function fix.

68000 prefetch bus error BTST Dn,#x, NBCD.B and LSLW fix. Reformatting.

Bus error startup takes 4 more cycles than address error (at least with my bus error external hardware).

Support CPU frequency multpliers in prefetch mode.

Removed unused variable.

Address error caused by odd exception vector fix.

Fix bus/address error timing. MOVE write address error fix.

Ignore next key release support.

Fix prefetch counting.

IPL detection delay update. Use IPL detection delay also in prefetch mode. (IK+, Warhead etc..)

68000 non-prefetch mode is also cycle-accurate (does not include wait state memory accesses or exception special cases). Non-prefetch core also returns count of memory accesses which is used by 68020+ modes to calculate very approximate cycle counts.

Set correct I/N bit when address error starts because of odd exception vector.

Add datestamp

MOVEM bus error prefetch mode timing fix.

Always allocate 32-bit address debug memwatch point table, even if CPU is 24-bit only.

TAS unexplained delay when read causes bus error.

Skip test if (pefetch) bus error was not generated by instruction under test.

68000 prefetch bus error updates and fixes. All prefetch bus error tests pass.

Some instructions generated common function using 68010 timing, instead of generating separate 68000 and 68010 functions.

Address error updates and misc fixes.

Do not inject random startup/track step bits if no drive is selected. Do not fall back to turbo mode if no drives are selected when disk dma is started.

Allow null config status output buffer.

Refactored disk gui information. Show yellow border in OSD if disk is write protected.

Add dsk to autodetected extension list.

Hardital Dotto IDE controller.

Odd interrupt vector test and emulation and misc fixes.

Max allowed CHS head is 16.

MNEMOFLAG_LOOPMODE

Added UAE automatic bus error enable/disable support.

Assume TAS is supported if not chip bus access.

Automatically format cpuemu files. Part 4/4. Remove unused old formatting and reformat.

Automatically format cpuemu files. Part 3. Remove remaining old formatting support.

Automatically format cpuemu files. Part 2. Remove manual formatting.

Automatically format cpuemu files. Part 1.

68010 RTE cycle order fix, TAS separated to 68000, 010 and 020+ versions.

Fix prefetch mode address error timing if address error check is before any memory accesses. Fix prefetch mode JMP and JSR address error timing.

Prefetch mode bus error timing fixes.

Do not use whitespace eating functions when writing string to memory.

Check and reject too large physical block sizes.

Fix MOVEM prefetch mode bus error timing.

Revert TAS change. Fix ADDX/SUBX.L -(An),-(An) cycle order.

Fix 68000 TAS cycle order, prefetch is before read-modify-write cycles, not after.

Make sure safe_memory is inside of any test memory regions.

Do not create pointless ILLEGAL.B.

68000 prefetch mode exception timing adjustments.

68010 full support and bug fixes.

excskipccr option, 68010 loop mode support

Misc changes.

Fix non-trace + trace exception combination expected cycle count.

Fix extended CD32 ROM patch, after init change, it was called before roms were loaded.

Fix approximate 68000 mode cycle counts.

Custom hardware cycle counter support.

Fix handling of missing low or high memory.

CPU tester cycle counting support, multi test set support and more.

68000 (CHK and div by zero) and 68010 cycle timing fixes.

Illegal MOVEC disassembler PC fix.

68010 cycle count updates.

68010 read bus error support.

Renamed cpu bus error -> hardware bus error.

CPU tester next option.

Do not check winpcap dll version.

Move built-in controllers first in list.

68010 ADDX.L/SUBX.L bus error fix.

Merge pull request #164 from skeetor/master_merge

Fix for missing bottom lines in host window

Set Fixed width font for debugger GUI window.

Fix missing lines at the bottom of the screen, which are generated but not displayed.

README.md updated as manual compilation of assembly files is no longer required.

68010 address error emulation update. Halt CPU if 68010 and VBR is odd.

CPU tester optional gzip compression.

68000/010 odd exception vector  address error emulation and tester support.

askifmissing parameter.

68030 MMU hardware bus error support.

Fixed return modified register value in 68030 mmu bus error exception handler if mode was -(an) or (an)+.

Another 68030 MMU regression fix.

Fix 68030 MMU regression.

Data file gzip support.

Apparently 68030 does post-increment/pre-decrement before MMU bus error is generated.

68000/68010 odd exception vector caused address error fix.

MOVEC disassembly shows if used control register is supported by current CPU model.

Fix tester compilation.

Basic bus error support added to non-prefetch CPU modes.

68010 loop mode timing update and some fixes.

68030 MMU state handling simplified.

Assembler ADDQ/SUBQ.B/.W support, ADDAQ/SUBAQ .W support.

MOVEQ, ADDQ, ADDAQ, SUBQ and SUBAQ disassembler support. (Was previously disassembled without "Q"), EXT.B -> EXTB.L.

68010 address error updates.

68010 RTE format error exception does not clear pending trace.

Fix EXT.

Fix MDS CD image detection.

68010 address error updates.

68010 loop mode update.

Fix error handling.

68010 loop mode emulation.

Don't do unnecessary bus error check if data comes from register without prefetches.

Approximate cycle count bus error fix.

Optional basic check for exception 2 and 3. Ignores possible register and CCR partial modifications (SR part is checked), stack frame opcode field accepts both current and following opcode, I/N field is ignored.

RTE bus error fix and missing address error check.

Replaced endlabel gotos with returns and removed unneeded braces. MMU emulation works again.

Stack read/write bus error support.

All 68000 bus errors now implemented and retested.